超大规模集成电路中低功耗双重芯核水印技术研究

项目名称： 超大规模集成电路中低功耗双重芯核水印技术研究

项目编号： No.61202462

项目类型： 青年科学基金项目

立项/批准年度： 2013

项目学科： 计算机科学学科

项目作者： 梁伟

作者单位： 湖南科技大学

项目金额： 23万元

中文摘要： 随着深亚微米集成电路在全球的广泛应用，如何解决芯核复用技术的产权保护问题，已成为了限制众多半导体公司及产业快速发展的瓶颈问题之一。本课题以超大规模集成电路（VLSI）中的芯核产权保护为对象，拟从VLSI中的可测试性设计技术出发，集信息隐藏学、嵌入式技术及微电子学等多学科知识为一体，在集成电路设计的结构抽象级和行为抽象级中研究双重水印嵌入机制，建立相应的数学模型，分析水印在集成电路设计过程中的安全与性能指标；着重研究结构级与行为级扫描树结构中测试向量的动态压缩和扩展平衡两种低功耗双重芯核水印方法，并对双重芯核水印的嵌入与控制方法进行优化，采用理论模型分析与原型系统设计相结合，最终实现双重芯核水印嵌入过程中水印安全性高和功耗开销低的目标。本课题的研究将为VLSI技术的发展提供新的理论方法和应用途径，对于促进VLSI产业的健康发展，实现芯核复用技术中芯核产品的安全保护具有十分重要的意义。

中文关键词： 集成电路；芯核水印；可测试技术；扫描；认证

英文摘要： Abstract:With the widespread use of deep submicron integrated circuit, protection of reused Intellectual Property (IP) core has become a bottleneck which imposes restriction on rapid development of numerous semiconductor companies and industries. Our project, which aims to protect the ownership of IP core in Very Large Scale Integrated Circuits(VLSI), will start from Design-for-test（DFT） technique in VLSI and combine techniques in fields of information hiding, embedded system and microelectronics. Dual IP watermark embedding methods will be researched at structural level and behavioral level in Integrated Circuit (IC) design. The proposed watermarking method will be modeling mathematically. The security and performance can be analyzed consequently. In the project, we will concentrate on two types of low-power dual IP watermarking methods, which include dynamic compression and extended balance of test vector in scan tree at structural level and behavioral level. Meanwhile, optimal algorithm for dual IP watermark embedding method will be proposed by combining theoretical model with prototype system design. Finally, the proposed dual IP watermarking methods should achieve the goals of high security and low power overhead. The research results in the project will provide new theory and application approach for VLSI

英文关键词： integrated circuits；intellectual property watermarking；Design-for-Test；scan chains；authentication