基于概率CMOS理念的集成电路设计理论研究

项目名称： 基于概率CMOS理念的集成电路设计理论研究

项目编号： No.60906017

项目类型： 青年科学基金项目

立项/批准年度： 2010

项目学科： 无线电电子学、电信技术

项目作者： 鲁征浩

作者单位： 苏州大学

项目金额： 22万元

中文摘要： 在超深亚微米乃至纳米尺度下,由于噪声以及参数漂移等随机干扰的影响相对于信号强度与电源电压等日益显著,超高速CMOS数字电路与器件的行为与结果也会随着特征尺寸、电压以及功耗的降低具有很大的随机性，而不是总能给出一个确定的计算结果。本课题针对目前最前沿的概率CMOS(Probabilistic CMOS)集成电路设计理论中的一个难点问题：小尺寸CMOS器件或门电路的随机行为与功耗以及速度之间的关系展开研究，力争将小尺寸CMOS工艺条件下的随机噪声作为资源而不是干扰，结合门级电路在上述条件下的随机行为与功耗等重要设计指标之间的精确数学关系，探索在超深亚微米甚至纳米尺度上，如何利用一组甚至大量具有随机性行为的门级电路的组合，得出具有确定结果或者高容错性的电路模块的方法和实现，并在一定程度上形成设计理论。

中文关键词： 概率CMOS；PCMOS；CMOS工艺；纳米尺度；集成电路

英文摘要：

英文关键词： Probabilistic CMOS；PCMOS；CMOS Technology；Nano-scale；Integrated Circuits