华为研究混合3D芯片堆叠技术，或可绕过美国技术制裁

---

  新智元报道  

编辑：时光 拉燕

【新智元导读】华为独立研发的3D芯片堆叠技术，它基于旧节点，却能增加新性能，华为新的芯片封装和连接技术将有何价值？

据报道，华为开发了一种芯片堆叠工艺，并申请了专利，这将比现有的芯片堆叠工艺成本低得多。

 

不过，华为的这项技术是基于旧节点，但提高了芯片性能。

 

而这，可能有助于华为避开美国的制裁。

为什么要开发？

美国政府将华为及其芯片供应商HiSilicon新思科技列入黑名单，现在要求所有生产芯片的公司都申请出口许可证。

 

 

而且，所有半导体生产都涉及美国开发的技术，华为无法接入任何现代节点（如台积电的N5），只有依赖旧有的节点。

 

华为前轮值董事长郭平在最近的一次新闻发布会上说：「为此，创新的芯片封装、chiplet互连技术以及特别的3D堆叠，是公司把更多的晶体管做在一个芯片上的方式，从而在竞争力上获得更好表现。」

 

 

因此，对该公司来说，投资专用封装和互连方法是很有意义的。

 

「以3D混合键合技术为例的微纳米技术，将是扩展摩尔定律的主要手段。」郭平说。

 

 

华为高管表示，由于现代前沿工艺技术发展相对缓慢，采用2.5D或3D封装的多芯片设计，是芯片设计师的一种通用方法，它可以把更多晶体管做在他们的产品上，这样可以满足客户在新特征和新性能方面的期待。

 

郭平强调，华为将继续投资于内部设计的面积增强（area enhancing）和堆叠技术。

 

新闻发布会公开清楚地声明，华为打算在即将推出的产品中，使用混合免费TSV3D堆叠方法，或者可能是类似的、更主流的方法。

 

主要的问题是，这种方法是否需要美国的先进工具或技术，毕竟，大多数制造工具使用的是源自美国的技术。

 

然而，是否存在代工公司，使用华为的专利技术，为其生产3D芯片封装，目前并不清楚。

 

但至少华为拥有一种独特的廉价3D堆叠技术，可以帮助它在不使用最新节点的情况下保持竞争力。

2.5D和3D混合堆叠

未来几年，芯片封装创新和多芯片互连技术将成为前沿处理器的关键。

 

因此，当下所有主要芯片开发商和制造商，都拥有自己专有的芯片封装和互连方法。

 

一般来说，芯片制造商通常使用两种封装和互连方法：一是2.5D的封装，彼此相邻的小型芯片可以实现高密度/高带宽的封装内互连；二是3D封装，它将不同的小芯片堆叠在一起，从而使处理器变得更小。

 

然而，3D封装通常需要相当复杂的布线，因为小芯片需要有通信的能力，并且必须使用TSV（Through -Silicon-Via，硅通孔技术）来提供电力。

 

TSV封装技术

 

虽然，TSV已在芯片制造中应用了十多年之久，但它们增加了封装过程的成本和复杂性。

 

所以，华为决定研究一种不使用TSV的替代解决方案。

 

华为专家设计的这个方案，本质上是2.5D和3D堆叠的混合体。

 

这样，两个小芯片在封装内相互重叠，能大大地节省空间，不像经典3D封装那样完全叠放。

重叠

华为的方法是用小芯片的重叠部分来建立逻辑互连。

 

同时，两个或更多的小芯片仍然有自己的电力传输的PIN，然后使用各种方法连接到自己的再分配层 (RDL)。

 

虽然，华为的专利技术避免使用TSV（Through -Silicon-Via，硅通孔技术），但实施起来并不算容易，而且也不便宜。

 

TSV硅通孔技术

 

华为研制的方案流程是，需要在连接另一个之前将其中一个小芯片倒置。

 

另外，它还需要构建至少两个再分配层来提供电力，这并不算特别便宜，因为它增加了几个额外的步骤。

 

而好消息是，一个芯片的再分配层可以用来连接内存，从而节省存储空间。

 

可以说，华为的混合3D堆叠比其它公司传统的2.5D和3D封装技术应用更普遍。

 

打个比方，通常来讲，我们很难将两个或三个耗电和热逻辑裸片堆叠在一起，因为冷却这样的堆叠非常复杂，这往往意味着对其它一些性能的妥协。

 

而华为的方法增加了堆叠的表面尺寸，从而简化了冷却步骤。

 

同时，堆叠仍然小于2.5D封装，这对于智能手机、笔记本电脑或平板电脑等移动应用程序十分关键。

规避美国制裁

值得注意的是，有报道称，华为计划与中芯国际合作建设半导体工厂，同样在先进封装和互连技术上下赌注，以规避美国政府的制裁。

 

该公司无法获得使用10nm以下生产芯片所需的技艺，因此，先进封装和互连方法对中芯国际来说同样至关重要。

 

然而，其它的半导体合同制造商，如台积电、GlobalFoundries，还有集成设计制造商，如英特尔、三星，以及甚至无晶圆厂芯片开发商，如AMD等，都可以获得最前沿的晶圆厂工具和技术。

 

因此，华为在开发他们自己的2.5D和3D芯片堆叠技术和互连方法。

参考资料：

https://www.ednchina.com/news/a9444.html

http://www.iotworld.com.cn/html/News/202204/67bbbf09e0d11b99.shtml

https://www.tomshardware.com/news/huawei-patents-stacked-chip-design-method-without-tsvs