FPGA嵌入式抗辐照容错处理器核及其系统设计实现研究

项目名称： FPGA嵌入式抗辐照容错处理器核及其系统设计实现研究

项目编号： No.61370041

项目类型： 面上项目

立项/批准年度： 2013

项目学科： 无线电电子学、电信技术

项目作者： 佘晓轩

作者单位： 复旦大学

项目金额： 72万元

中文摘要： 现代高性能FPGA或基于它的片上网络（NoC）除含有可编程逻辑互连资源外，往往包含单个嵌入式处理器核或多个处理器核构成的系统或网络。在太空探索，空间卫星，核电辐射，军事通信等高辐射环境中，深亚微米级的FPGA很容易受到大量高能辐射粒子撞击，引起其中可编程逻辑互连资源和嵌入式处理器核出现暂时或长期错误。可编程逻辑互连资源的抗辐照设计已经获得大量研究，不是本课题研究重点。本课题主要研究FPGA中嵌入式抗辐照容错处理器核及其系统设计。本课题基于已有的FPGA和处理器的软硬件设计经验，研究FPGA中单处理器核的容错软件代码生成算法和高速抗辐照硬件结构，双或三处理器核系统的错误屏蔽和修复技术，多处理器核网络的容错重分配，重路由和流控技术。FPGA可把这些适合不同处理器数量的容错技术结合起来，根据错误处理器核数量，自适应调整容错策略，快速克服错误处理器核的影响。本项目将做实例芯片的流片验证和建模。

中文关键词： 抗辐射；容错；现场可编程门阵列；处理器；单粒子翻转

英文摘要： A modern high-performance FPGA or a network on chip (NoC) based on it generally contains embedded processors in addition to programmable logic and interconnect resources. In high radiation environments like aerospace, satellites, nuclear devices, military

英文关键词： single event upset；fault tolerant；FPGA；processor；radiation hardening