垂直围栅MOSFET工艺、性能及模型研究

项目名称： 垂直围栅MOSFET工艺、性能及模型研究

项目编号： No.61176038

项目类型： 面上项目

立项/批准年度： 2012

项目学科： 信息四处

项目作者： 李尊朝

作者单位： 西安交通大学

项目金额： 69万元

中文摘要： 随着集成电路的特征尺寸缩小到纳米级，MOS器件的短沟道效应明显恶化，驱动能力显著下降，泄漏功耗急剧增大。为抑制纳米尺寸MOS器件性能退化，需要从材料、结构和工艺方面进行改进。本项目研究与传统CMOS工艺兼容的垂直围栅MOSFET的制作工艺、器件性能、解析模型及参数提取。研究硅膜的高纵深比ICP-RIE刻蚀工艺、分次湿法氧化/刻蚀减薄工艺、形貌优化工艺，以制作具有良好界面及稳固性的直径小于10nm的垂直光滑硅柱；研究具有热稳定性、良好界面性能的基于铪系介质及金属硅化物/氮化物的高K介质/金属栅层叠结构的工艺；研究用于产生沟道压应变及张应变的栅/侧墙上淀积氮化物应力衬垫的工艺；研究垂直围栅MOSFET的电流驱动、亚阈、短沟道、噪声和频率性能、寄生效应及基于垂直围栅MOSFET的电路性能和优化技术；建立可满足数字、模拟/射频电路仿真需求的器件解析模型，研究参数提取流程，开发提取软件。

中文关键词： 垂直围栅MOSFET；应变沟道；层叠栅；解析模型；低功耗

英文摘要：

英文关键词： Vertical surrounding gate MOSFET；Strained channel；Stacked gate；Analytical model；Low power