面向雷达信号处理动态可重构处理器中阵列路由结构和数据缓存机制的研究

项目名称： 面向雷达信号处理动态可重构处理器中阵列路由结构和数据缓存机制的研究

项目编号： No.61404028

项目类型： 青年科学基金项目

立项/批准年度： 2014

项目学科： 无线电电子学、电信技术

项目作者： 刘波

作者单位： 东南大学

项目金额： 22万元

中文摘要： 粗粒度动态可重构处理器通过提高计算并行度和实现动态硬件资源复用，既具有ASIC硬件的高能效，又具有一定的软件灵活性，近年来逐渐成为通用DSP和专用集成电路在雷达信号处理领域的替代方案。随着雷达信号处理性能要求越来越高，已有动态可重构处理器中的阵列路由结构和数据缓存机制已无法满足其日益增长的计算性能和数据访存带宽要求。本项目：提出了一种面向雷达信号处理的粗粒度可重构阵列层次化可扩展的路由结构，实现计算阵列在满足高任务并行度和高效任务流水，同时获得最佳的性能和硬件开销比；提出了一套结合了面向雷达信号处理动态可重构处理器中数据流特点的缓存结构和管理方法，使得计算阵列访问冲突降低、访问命中率提高，改变了传统的动态可重构处理器中数据缓存的访问方式，从而提高了动态可重构处理器的计算性能。本项目的研究，将为提高动态可重构处理器的计算性能奠定必需的理论基础。

中文关键词： 可重构计算架构；阵列路由结构；数据缓存机制；雷达信号处理；

英文摘要： Since coarse-grained reconfigurable system can provide satisfying solutions in terms of efficiency as ASICs (Application Specific Integrated Circuit) and flexibility as software by the implementation of high computing parallelism and dynamic reuse of hard

英文关键词： reconfigurable computing architecture；array routing structure；data caching mechanism；radar signal processing；