新布局规划及三维集成电路高速互连规划算法研究

项目名称： 新布局规划及三维集成电路高速互连规划算法研究

项目编号： No.61176022

项目类型： 面上项目

立项/批准年度： 2012

项目学科： 信息四处

项目作者： 董社勤

作者单位： 清华大学

项目金额： 74万元

中文摘要： 1）对于IP核占据大多数的设计,提出了新的"布局规划"算法策略。基于我们提出的基础算法，面向3D集成的布局规划需求，考虑将3D高速互连的性能需求（信号完整性、时序等）转化为布图的几何约束如信号线长度、拐点、通孔分布范围、热梯度分布、噪声分布等。在层次式设计中，提出新的同时考虑多电压，漏电功耗等以及结合系统延迟的多电压划分问题的研究。而对于结合标准单元的布图，提出在整体布局规划中的多边形布局方法和相应的合法化方法研究。2）针对3维系统集成电路，结合布局规划，围绕各层系统之间BUS通讯这一核心问题，提出了层间高速BUS互连规划以及3维集成系统和封装引脚互连规划的研究问题。有望研究出布局规划和互连规划统一的表示模式，从而使得布局，通孔，互连以及互连引脚的高效规划优化成为可能。

中文关键词： 三维集成电路；布局规划；互连规划；高速互连；物理设计优化

英文摘要：

英文关键词： 3D VLSI；Floorplacement；Interconnection Planning；High Speed Interconnection；Physical Design Optimization