面向众核处理器的非易失性缓存低功耗技术的研究

项目名称： 面向众核处理器的非易失性缓存低功耗技术的研究

项目编号： No.61402145

项目类型： 青年科学基金项目

立项/批准年度： 2014

项目学科： 自动化技术、计算机技术

项目作者： 李建华

作者单位： 合肥工业大学

项目金额： 26万元

中文摘要： 片上多核处理器需要大容量的缓存来满足所需的数据访问带宽。随着技术向深亚微米发展，传统SRAM缓存的泄露功耗会急剧增加，严重限制了芯片的性能并对芯片的稳定性构成威胁。STT-RAM是一种新型的非易失性存储器，具有访问速度快、存储密度大和泄露功耗可忽略不计等优点，是替换SRAM作为片上缓存的最有前景的存储器技术。针对STT-RAM的写操作功耗大与延迟长等问题，本项目将开展STT-RAM缓存的低功耗技术研究，主要内容包括：基于缓存一致性协议的写机制、基于缓存块重用预测的旁路算法、适用于低数据保持时间STT-RAM缓存的无数据块机制及基于写密集度预测的高性能混合缓存等，并将研究成果集成到本项目所开发的众核处理器性能仿真验证系统进行分析、对比和验证。本项目的研究将有望提升基于STT-RAM的缓存系统的性能，并显著降低其功耗，将进一步推动STT-RAM在有高性能低功耗存储需求场合的应用。

中文关键词： 非易失性存储器；缓存；多核处理器；功耗；

英文摘要： Large-capacity on-chip cache memory is required to maintain high data access bandwidth for chip multiprocessor systems. As the technology scales down to sub-micron node, the leakage power of traditional SRAM based cache memory will increase exponentially

英文关键词： Non-volatile Memory；Cache；Chip Multiprocessor；Energy；