片上网络（NoC）的时延与串扰测试方法及可测试性设计模型

项目名称： 片上网络（NoC）的时延与串扰测试方法及可测试性设计模型

项目编号： No.60971036

项目类型： 面上项目

立项/批准年度： 2010

项目学科： 自动化技术、计算机技术

项目作者： 姜书艳

作者单位： 电子科技大学

项目金额： 31万元

中文摘要： 片上网络（NoC）是当前微电子与通信技术的热点、前沿问题。作为一种连线资源丰富的芯片，NoC的连线时延测试与互连串扰（CrossTalk）测试是保证NoC信号完整性、减少和抑制片上通讯定时错误和数据错误的必须环节。面对NoC测试中出现的新问题，本项目拟重点研究1）NoC互连串扰故障测试方法及结构；2）IP核集成的NoC的通路时延测试方法；3）NoC互连的在线（On-Line）诊断测试等三方面问题。突破1）多时钟域下，面向IP核集成的NoC测试与可测性设计方法；2） 面向IP核集成的NoC时延测试与时延可测性设计；3）NoC连线的在线功能测试与在线诊断问题；4）NoC互连串扰故障的可测性设计结构及内建自测试（BIST）等关键技术。在1）面向IP核集成的NoC通路时延测试新方法；以及2）片上网络互连串扰测试及可测试性设计方法这两方面取得创新性成果。本项目的实施对促进国内NoC研究具有积极意义。

中文关键词： 片上网络（NoC）；电路可靠性；时延测试；串扰测试；可测试性设计

英文摘要：

英文关键词： Network-on-Chip；Circuit Reliability；Time Delay Test；CrossTalk Test；Design-For-Testability