基于片上网络的众核处理器容错设计方法研究

项目名称： 基于片上网络的众核处理器容错设计方法研究

项目编号： No.60906018

项目类型： 青年科学基金项目

立项/批准年度： 2010

项目学科： 无线电电子学、电信技术

项目作者： 张磊

作者单位： 中国科学院计算技术研究所

项目金额： 22万元

中文摘要： 众核处理器片上集成了大量的处理器核，并通过片上网络互连和通信。本项目针对众核处理器的这两个主要组成部分，研究容错设计方法：（1）当生产缺陷导致处理器核失效时，研究核级冗余的缺陷容忍方法。由于失效核改变了众核处理器片上的拓扑结构，通过构造虚拟拓扑，可以屏蔽不同的底层结构。本项目从片上网络性能的角度研究虚拟拓扑的量化评估方法，研究用于二维Mesh/Torus结构的启发式拓扑映射算法，以较低的时间复杂度获得高质量的解；（2）当片上网络路由器发生故障时，研究微体系结构级的故障容忍方法。在对片上网络路由器功能级故障建模的基础上，利用路由器流水线结构中的冗余信息，研究在线故障检测和诊断方法，利用数据通路的同构性，研究冗余共享的修复方法，达到减少面积开销，提高故障覆盖率和路由器容错能力的目标。通过本项目的研究，将为基于片上网络的众核处理器系统提供有效的缺陷容忍和故障容忍方法，降低芯片成本，提高可靠性。

中文关键词： 众核处理器；片上网络；高速缓存；虚拟化；可靠性

英文摘要：

英文关键词： Many-core processor；Network-on-Chip；Cache；virtualization；reliability