【芯片】半导体制造工艺科普；半导体制造设备故障预测与健康管理

本文转自半导体行业观察，内容整理自互联网

根据相关数据显示，2017年我国集成电路市场规模高达到13050亿元人民币，巨量的半导体芯片需求使中国成为全世界最大的半导体市场。本文简单梳理了半导体芯片的制程和大家分享，如有失误之处，希望大家斧正。

半导体元件制造过程可分为前段制程（包括晶圆处理制程、晶圆针测制程）和后段（包括封装、测试制程）。首先对这几个名词做个简单的介绍。

晶圆处理制程

所谓晶圆处理制程，主要工作为在硅晶圆上制作电路与电子元件（如电晶体、电容体、逻辑闸等），是上述各制程中所需技术最复杂且资金投入最多的过程 。

以微处理器（Microprocessor）为例，其所需的处理步骤可达数百道，而其所需加工机台先进且昂贵，动辄数千万一台，其所需制造环境为温度、湿度与含尘（Particle）均需控制的无尘室（Clean-Room）。

虽然详细的处理程序和产品种类与所使用的技术有关，不过基本的处理步骤通常是：先将晶圆适当清洗（Cleaning），之后进行氧化（Oxidation）及沈积，最后进行微影、蚀刻及离子植入等反复步骤，以完成晶圆上电路的加工与制作。

晶圆针测制程

制造好晶圆后，晶圆上即形成一格格的小格 ，我们称之为晶方或是晶粒（Die）。

一般情形下，在同一片晶圆上制作相同的晶片，但是也有可能在同一片晶圆上制作不同规格的产品。

这些晶圆必须通过晶片允收测试，晶粒将会一一经过针测（Probe）仪器以测试其电气特性，不合格的的晶粒将会被标上记号（Ink Dot），此程序即称之为晶圆针测制程（Wafer Probe）。然后晶圆将以晶粒为单位分割成一粒粒独立的晶粒。

IC封装制程（Packaging）

IC封装制程（Packaging）即利用塑胶或陶瓷包裝晶粒与配线以成集成电路。目的是为了制造出所生产电路的保护层，避免电路受到机械性刮伤或是高温破坏。

后 段

后段的测试则是对封装好的芯片进行测试，以保证其良率。

半导体制造环境要求

因为芯片是高精度的产品，因此对制造环境有很高的要求。

主要污染源：微尘颗粒、重金属离子、有机物残留和钠离子等轻金属离子。
超净间：洁净等级主要由微尘颗粒数/m³

下面对主要的制程进逐一讲解。

1

硅晶圆材料

晶圆是制作硅半导体IC所用的硅晶片，状似圆形，故称晶圆，材料是“硅”。

我们可以将芯片制造比拟成用乐高积木盖房子，经过一层层的堆叠，完成自己期望的造型（也就是各式芯片）。然而，如果没有良好的地基，盖出来的房子就会东倒西歪，不合自己所意，所以需要一个平稳的基板盖出完美的房子，对芯片制造来说，这个基板就是晶圆。

IC（Integrated Circuit）厂用的硅晶片即为硅晶体，因为整片的硅晶片是单一完整的晶体，故又称为单晶体。而若在整体固态晶体内，众多小晶体的方向不同，则为复晶体（或多晶体）。

单晶体或多晶体的生成，与晶体生长时的温度、速率、杂质等因素有关。

2

光学显影

光学显影是在感光胶上经过曝光和显影的程序，把光罩上的图形转换到感光胶下面的薄膜层或硅晶上。光学显影主要包含了感光胶涂布、烘烤、光罩对准、 曝光和显影等程序。

关键技术参数：最小可分辨图形尺寸Lmin(nm) 、聚焦深度DOF

曝光方式：紫外线、X射线、电子束、极紫外光

3

蚀刻技术

蚀刻技术（Etching Technology）是将材料使用化学反应物理撞击作用而移除的技术。可分为以下几种：

湿蚀刻（Wet Etching）：湿蚀刻使用化学溶液，在经过化学反应之后达到蚀刻的目的。

干蚀刻（Dry Etching）：干蚀刻则是利用一种电浆蚀刻（Plasma Etching）。电浆蚀刻中蚀刻的作用可能是电浆中离子撞击晶片表面所产生的物理作用，或者是电浆中活性自由基（Radical）与晶片表面原子间的化学反应，甚至也可能是以上两者的复合作用。

现在主要应用技术：等离子体刻蚀　

常见湿法蚀刻技术

4

CVD化学气相沉积

即利用热能、电浆放电或紫外光照射等化学反应的方式，在反应器内将反应物（通常为气体）生成固态的生成物，并在晶片表面沉积形成稳定固态薄膜（Film）的一种沉积技术。

CVD技术是半导体IC制程中运用极为广泛的薄膜形成方法，如介电材料（Dielectrics）、导体或半导体等薄膜材料几乎都能用CVD技术完成。

常用的CVD技术有：

• 常压化学气相沉积（APCVD）

• 低压化学气相沉积（LPCVD）

• 电浆辅助化学气相沉积（PECVD）

较为常见的CVD薄膜包括：

 

• 二气化硅（通常直接称为氧化层） 

• 氮化硅 

• 多晶硅 

• 耐火金属与这类金属之其硅化物 

CVD的反应机制主要可分为以下五步：

• 在沉积室中导入气体，并混以稀释用的惰性气体构成主气流（Mainstream）；

• 主气流中反应气体原子或分子通过边界层到达基板表面；

• 反应气体原子被吸附（Adsorbed）在基板上；

• 吸附原子（Adatoms）在基板表面移动，并且产生化学反应；

• 气态生成物被吸解（Desorbed），往外扩散通过边界层进入主气流中，并由沉积室中被去除。

5

 物理气相沉积（PVD）

物理气相沉积（PVD）主要是一种物理制程而非化学制程。

此技术一般使用氩等钝气，借由在高真空中将氩离子加速以撞击溅镀靶材后，可将靶材原子一个个溅击出来，并使被溅击出来的材质（通常为铝、钛或其合金）如雪片般沉积在晶圆表面。　

PVD以真空、测射、离子化或离子束等方法使纯金属挥发，与碳化氢、氮气等气体作用，加热至400～600℃（约1～3小时）后，蒸镀碳化物、氮化物、氧化物及硼化物等1～10μm厚之微细粒状薄膜。

　

PVD可分为三种技术：

• 蒸镀（Evaporation）

• 分子束磊晶成长（Molecular Beam Epitaxy；MBE）

• 溅镀（Sputter）

解离金属电浆是最近发展出来的物理气相沉积技术，它是在目标区与晶圆之间，利用电浆，针对从目标区溅击出来的金属原子，在其到达晶圆之前，加以离子化。

离子化这些金属原子的目的是，让这些原子带有电价，进而使其行进方向受到控制，让这些原子得以垂直的方向往晶圆行进，就像电浆蚀刻及化学气相沉积制程。

这样做可以让这些金属原子针对极窄、极深的结构进行沟填，以形成极均匀的表层，尤其是在最底层的部份。 

6

 离子植入（Ion Implant）

离子植入技术可将掺质以离子型态植入半导体组件的特定区域上，以获得精确的电子特性。这些离子必须先被加速至具有足够能量与速度，以穿透（植入）薄膜，到达预定的植入深度。离子植入制程可对植入区内的掺质浓度加以精密控制。

基本上此掺质浓度（剂量）系由离子束电流（离子束内之总离子数）与扫瞄率（晶圆通过离子束之次数）来控制，而离子植入之深度则由离子束能量之大小来决定。 

7

化学机械研磨技术

化学机械研磨技术（化学机器磨光， CMP）兼具有研磨性物质的机械式研磨与酸碱溶液的化学式研磨两种作用，可以使晶圆表面达到全面性的平坦化，以利后续薄膜沉积之进行。 

在CMP制程的硬设备中，研磨头被用来将晶圆压在研磨垫上并带动晶圆旋转，至于研磨垫则以相反的方向旋转。在进行研磨时，由研磨颗粒所构成的研浆会被置于晶圆与研磨垫间。

影响CMP制程的变量包括：

研磨头所施的压力与晶圆的平坦度、晶圆与研磨垫的旋转速度、研浆与研磨颗粒的化学成份、温度、以及研磨垫的材质与磨损性等等。

8

 光罩检测（Retical检查）

光罩是高精密度的石英平板，是用来制作晶圆上电子电路图像，以利集成电路的制作。光罩必须完美无缺，才能呈现完整的电路图像，否则不完整的图像会被复制到晶圆上。

光罩检测机台则是结合影像扫描技术与先进的影像处理技术，捕捉图像上的缺失。 

当晶圆从一个制程往下个制程进行时，图案晶圆检测系统可用来检测出晶圆上是否有瑕疵包括有微尘粒子、断线、短路、以及其它各式各样的问题。此外，对已印有电路图案的图案晶圆成品而言，则需要进行深次微米范围之瑕疵检测。

一般来说，图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线，并将该影像交由高功能软件进行底层图案消除，以辨识并发现瑕疵。

9

清洗技术

清洗技术在芯片制造中非常重要，清洗的目的是去除金属杂质、有机物污染、微尘与自然氧化物；降低表面粗糙度；因此几乎所有制程之前或后都需要清洗。份量约占所有制程步骤的 30%。

一般清洗技术

10

 晶片切割（Die Saw）

晶片切割的目的是将前制程加工完成之晶圆上一颗颗之晶粒（Die）切割分离。举例来说：以0.2微米制程技术生产，每片八寸晶圆上可制作近六百颗以上的64M微量。

欲进行晶片切割，首先必须进行晶圆黏片，而后再送至晶片切割机上进行切割。切割完后之晶粒井然有序排列于胶带上，而框架的支撑避免了胶带的皱摺与晶粒之相互碰撞。 

11

 焊线（Wire Bond）

IC构装制程（Packaging）则是利用塑胶或陶瓷包装晶粒与配线以成集成电路（Integrated Circuit；简称IC）。

此制程的目的是为了制造出所生产的电路的保护层，避免电路受到机械性刮伤或是高温破坏。最后整个集成电路的周围会向外拉出脚架（Pin），称之为打线，作为与外界电路板连接之用。

12

 封胶（Mold）

封胶的主要目的是为防止湿气由外部侵入、以机械方式支持导线、内部产生热量之去除及提供能够手持之形体。

其过程如下：将导线架置于框架上并预热，再将框架置于压模机上的构装模上，再以树脂充填并待硬化。  

13

 剪切/成形（Trim/Form）

剪切的目的是将导线架上构装完成的晶粒独立分开，并把不需要的连接用材料及部份凸出之树脂切除（Dejunk）。

成形的目的则是将外引脚压成各种预先设计好的形状，以便于装置在电路版上使用。

剪切与成形主要由一部冲压机配上多套不同制程之模具，加上进料及出料机构所组成。

14

典型的测试和检验过程

这些测试和检验就是保证封装好芯片的质量，保证其良率的。其检测项目包括但不限于以下几项：

• 芯片测试（Wafer Sort）

• 芯片目检（Die Visual）

• 芯片粘贴测试（Die Attach）

• 压焊强度测试（Lead Bond Strength）

• 稳定性烘培（Stabilization Bake）

• 温度循环测试（Temperature Cycle）

• 离心测试（Constant Acceleration）

• 渗透测试（Leak Test）

• 高低温点测试

• 高温老化（Burn-in）

• 老化后测试（Post-burn-in Electrical Test）

---

半导体制造设备ROI高达500%！故障预测与健康管理(PHM)是刚需

天泽智云

据半导体行业协会统计，今年上半年中国半导体产业销售额达2201.3亿元，同比增长19.1%。然而，目前国内半导体材料绝大部分却仍依赖进口，本土半导体材料厂商仅能满足约20％的需求，且大多为中低端材料。《国家集成电路产业发展纲要》指出，2020年半导体行业国产化率要提升至20~25%。

 

在技术方面，晶元制造环节是半导体产业的核心环节。目前国际最先进技术已进入7nm级别，而我国目前主流仍为28nm工艺，国内厂商在制造方面与国际先进企业存在较大差距。提升国内半导体技术，降低半导体制造商运维风险，加速半导体制造转型势在必行。下面的案例从最大化设备的ROI（投入产出比）出发，反映了PHM在半导体制造业的应用价值，供大家参考。

半导体制造流程是最复杂、最无法容忍缺陷、且革新最迅速的大批量生产，没有之一[1]。与任何需求驱动的产业一样，为了永续盈利与保持竞争优势，半导体制造商除了果断地投资下一代生产工艺，还必须在生产过程中严格遵守精益生产的原则，不断识别并消除无价值劳动，以最大化设备的投资回报率(ROI)。在生产现场，我们会发现无价值投入的活动比比皆是，尤其是在设备运维方面[2]。

图 1. 半导体制造过程复杂且涉及的设备种类繁多[3]

为了提高设备稼动率与可靠性，现有的设备运维方式通常是靠经常设备校准与预防性维护。然而，在摩尔定律驱动下，生产工艺的快速革新迫使厂商不断缩短设备更迭周期，这使得现有的高投入维持设备稼动率的方式难以为继。

图 2. 半导体制造运维中两难问题[2]

其次，半导体生产技术革新促使电子产品提高性能的同时，造成了单品价格下降。来自市场的压力让制造商不得不降低对生产设备维护的投入。降低预防性维护的频率虽然降低了运维成本，但设备发生意外停机的风险却增加了。

此类运维风险导致制造两难问题（如图 2所示）的原因，就在于制造商无法精准量化设备的衰退情况。显而易见，在竞争激烈的半导体制造业，对关键设备的故障预测与健康管理(PHM)已是“刚需”。

PHM的目标是最大化设备的ROI。从生产运维角度，PHM将从以下三个方面为半导体制造商降低运维风险[2]：

• 成本控制。对关键设备实施PHM后，制造商将能够根据所预测的组件剩余使用寿命，合理分配维护资源，实现对设备的准时维护。同时，组件寿命预测将帮助制造商优化库存、更有预见性地管理供应商。除此之外，设备的精准寿命管理可以与技术革新与设备更迭更好地匹配，为投资决策提供量化的支持证据。

• 效率提升。对当下健康状况的估计与达到故障状态时间的预测将帮助制造商定量优化设备生产排程，提高设备稼动率与整体产线的产出。其次，对设备故障预测与诊断可以缩短平均故障间隔时间(MTBF)、维修时间、平均维护时间(MTTR)，并降低非预期故障频率。

• 质量改善。PHM量化设备衰退对工艺流程造成的影响，对制造过程中产生的差异、性能偏差能够给予关联性分析，从而帮助加强先进过程控制(APC)与R2R控制系统，提高产品良率。

PHM的核心技术是数据与领域知识驱动的预测性建模流程。在为半导体制造业设计PHM系统时，有以下几个特点需要重点考虑：

• 数据冗余度。半导体设备中往往装载了成百上千个传感器来服务于工艺的监测与控制。这些数据对PHM来说是宝贵的资源，但针对某一个故障，大量数据反而是一种冗余，会为数据分析带来不必要的噪音与干扰。

• 模型不确定性。即便是同一台设备，其状态随着时间推移也会有不同程度的改变，造成基线波动，增加了模型的不确定性。

• 场景复杂性。半导体制造工艺的复杂，来源于步骤的繁多，相似步骤的差异性，以及工艺本身的快速更迭。为了适应这种变化，预测性建模的过程需要结合领域知识，实现自动场景化。

针对半导体制造的特点，美国国家科学基金产学结合智能维护系统(IMS)中心，在通用的PHM框架下，发展出了如图 3所示的建模流程[4]。首先，要将领域知识与建模过程充分融合，将领域知识提炼为可以量化的指标、模态、规则等，为算法自动识别工艺、工况提供知识基础。其次，通过应用数据的关联性分析以及特征选择算法，降低数据的冗余度，提高其与预测目标的关联度。同时，利用数据清洗与对关键模态的识别，提高特征质量。最后，在模型开发过程中尽量使用能够自适应不同工况的算法，并且在模型上线后引入模型管理机制，及时进行模型更新，保证对新状况的快速反应。

图 3. IMS中心半导体制造预测性建模流程[4]

早在2009~2010年间，IMS中心与国际半导体制造技术产业联盟(ISMI)合作实施了两个试点项目。其中，对蚀刻机静电吸盘(ESC)剩余寿命预测的数据提供方是世界顶尖的半导体设备供应商与晶元制造商之一。数据的数量在TB级，包括设备的维护维修记录与产品特征尺寸(CD)。对ESC的剩余寿命预测流程包括数据前处理、特征提取、特征选择、健康评估、与寿命预测五大步骤。具体流程如图 4所示。该模型会根据新的数据实时更新预测结果。通过对现有的数据验证，该模型能够稳定地输出预测结果。并且，在ESC实际被更换的时间点，模型预测其仍有8.2%的剩余使用寿命。这说明了ESC被过早地更换，若在设备上部署PHM系统，将可以延长其使用寿命，达到最大化设备ROI的目的[4]。

图 4. ESC寿命预测建模流程[4]

PHM为半导体制造行业所创造的价值是不可忽视的。对于当下已经商品化的PHM产品，预估能够为用户创造的价值超过1000万美元，在一年内的投资回报率可达500%之高[5]，这足以说明PHM在半导体制造业应用的卓越效果，以及其不可估量的潜在价值。

参考资料：

[1]      C. May, Garyand Spanos, Fundamentals of Semiconductor Manufacturing and Process Control.IEEE, 2006.

[2]      E. L. Jay Lee,“Prognostics and health management tools for semiconductor manufacturing predictability,” Nanochip, pp. 10–15, 2011.

[3]      “Semiconductor Fab Wiki - SemiWiki.com.” [Online]. Available:https://www.semiwiki.com/forum/showwiki.php?title=Semi Wiki:Semiconductor FabWiki. [Accessed: 24-Sep-2017].

[4]      J. Lee, D.Siegel, and E. R. Lapira, “Development of a predictive and preventive maintenance demonstration system for a semiconductor etching tool,” ECSTrans., vol. 52, no. 1, pp. 913–927, 2013.

[5]      “TechEdge Prizm Overview,” Applied Materials.

工业互联网操作系统

---

产业智能官  AI-CPS

用“人工智能赛博物理操作系统”（新一代技术+商业工业互联网操作系统“AI-CPS OS”：云计算+大数据+物联网+区块链+人工智能），在场景中构建状态感知-实时分析-自主决策-精准执行-学习提升的认知计算和机器智能；实现产业转型升级、DT驱动业务、价值创新创造的产业互联生态链。

长按上方二维码关注微信公众号： AI-CPS

本文系“产业智能官”（公众号ID：AI-CPS）收集整理，转载请注明出处！

---

---

版权声明：由产业智能官（公众号ID：AI-CPS）推荐的文章，除非确实无法确认，我们都会注明作者和来源。部分文章推送时未能与原作者取得联系。若涉及版权问题，烦请原作者联系我们，与您共同协商解决。联系、投稿邮箱：erp_vip@hotmail.com

---

---