DPU发展分析报告（2022年），44页pdf

DPU的发展为当前计算模式带来全新变革，通过算力卸载、算力释放、算力扩展等技术，实现“联接+计算”的双向驱动，显著提升计算效率，加速异构算力高效互联，为“东数西算”等场景提供重要支撑。DPU也被视为数据中心继CPU、GPU后的“第三颗主力芯片”，具有重要的发展意义。2023年1月7日，在“2023中国信通院ICT＋深度观察报告会”算网融合发展分论坛上，中国信息通信研究院联合开放数据中心委员会发布了《DPU发展分析报告（2022年）》。本报告从产业政策、产业规模、赋能经济三方面，对算力进行详细阐述，分析了数字基础设施发展需求。同时，综合考虑DPU技术及产业等发展要素，重点对DPU技术热点及核心价值进行了梳理，从RDMA高速网络、数据面转发、网络可编程、开放网络及DPU软件生态等方面分析了DPU发展的关键技术，并从政策驱动、技术创新、应用场景等方面对DPU未来发展进行了展望。作为继数据中心 CPU、GPU之后的"第三颗主力芯片"，DPU 可应对算力规模快速增长带来的挑战。芯片是算力供给的核心，现有芯片主要以 CPU 和 GPU 为主，分别提供通用和智算算力。此外，FPGA、ASIC 等专用芯片也取得了快速发展。但是，无论是CPU、GPU，还是其它专用芯片，在计算过程中均将不可避免的被存储、通信等进程打断。DPU具有网络数据传输和计算等功能，可使CPU、GPU能够专注于业务进程，全面提升计算效率，对于不断增长的算力需求和持续扩大的算力规模，其重要性不言而喻。当前，DPU技术与产业快速发展，DPU企业、通信设备厂商、互联网公司等都加入到DPU的研发和应用。

1.标准网卡传统的标准网卡（简称NIC）是将电脑接入局域网的设备，网卡插在计算机主板的总线插槽中，负责将用户要传递的数据转换为网络设备能够识别的格式，通过网络介质传输。

简而言之，标准网卡没有任何面向应用的加速功能，只是承担了将主机接入网络的工作，操作系统收到数据包后由主机CPU承担所有数据报文处理的工作。显而易见，随着网络带宽的快速增长和基础设施数据处理功能越发复杂的情况下，消耗的主机 CPU资源和性能也越来越多。

2.智能网卡和DPU随着信息技术的加速发展，全球数据流量呈现爆发式增长，在云计算、数据中心、智算中心等基础设施快速扩容的背景下，计算需求极速扩张。例如，随着媒体对更高分辨率的需求，物联网设备的快速增加，大数据和人工智能计算量的迅速增长，推动数据中心在数量和规模上不断增长。同时，随着5G的发展，计算和网络均产生对物联网和边缘计算的新需求，计算被推向了边缘位置。

相对标准网卡，最初具备加速和卸载功能的网卡被称为智能网卡，当DPU的概念出现后，智能网卡和DPU的概念则缺乏一个清晰的定义。在从智能网卡到DPU的发展过程中，NVIDIA 在收购 Mellanox 之后将BlueField系列网卡升级为DPU，而把主要针对数据平面实现加速和卸载功能的CX系列称为智能网卡。目前市场主流的智能网卡和DPU的定义也沿用了这一提法。在硬件架构层面，BlueField系列网卡相比CX系列网卡，主要的区别是增加了多核的ARM通用CPU 处理单元，用于满足控制平面的卸载，以此实现DPU的基础设施服务的全卸载和宿主机业务物理上的安全隔离。而无论是智能网卡还是DPU，最核心的功能，包括RDMA融合以太网（RoCE）、传输控制协议（TCP）、NVMe-oF、互联网安全协议（IPSec）、安全传输层协议（TLS）、深度报文检测（DPI）、OVS（Open Virtual Switch）、存储网络IO虚拟化等，都是落在数据平面的加速和卸载单元的实现上。

我们将智能网卡和DPU都称为广义上的DPU，以异构高能效方式实现的数据平面加速和卸载单元是 DPU 区别于 CPU 通用算力的关键。只有PPA（Performance PowerArea，性能、功率、面积）远高于通用CPU技术的数据处理单元，才能担负起将以“计算为中心”的数据处理逻辑改变为“以数据为中心”的重任，而采用通用CPU 架构实现数据平面加速的DPU，是向DPU最终形态演进的过渡形态。因此，广义上的 DPU 是基于异构 DSA（Domain Specific Architecture，领域专用架构）架构，采用软件定义技术路线，支撑基础设施资源层虚拟化，具备提升计算系统效率、降低整体系统的总拥有成本（TCO）能力，为高带宽、低延迟、数据密集的计算场景提供计算引擎的专用处理器。后摩尔时代，算力的持续提升成为数据中心高质量发展的重要保障。DPU作为继CPU、GPU之后的又一类芯片，核心的价值需算力卸载、算力释放、算力扩展等方面实现。

1.算力卸载算力卸载即以更高的能效比卸载 CPU的部分算力。DPU作为数字基础设施的重要组成部分，其基本功能包括网络、存储、安全和管
理控制功能的卸载和加速。通过这些功能的卸载，可以释放对应功能原本在主机CPU上所消耗的算力资源。另外，通过更高能效比的DPU，也可以有效降低能耗，并减少“数据中心税”。尤其在100G或更高
带宽的网络中，采用主机CPU来支持通信处理已经越来越困难，通过DPU实现基础设施能力势在必行。

从性能的角度讲，DPU 除了以更高的能效比卸载 CPU 的算力，更重要的是可以大幅提升业务性能，达到CPU较难达到的性能效果。根据业界实际的部署经验，在某些场景下，DPU可以带来10倍以上的应用性能提升。

2.算力释放算力释放即无需 CPU介入多次访问内存和外设，避免不必要的数据搬运、拷贝和上下文的切换，直接在网卡硬件上对数据完成处理并交付给最终消费数据的应用。传统以CPU为中心的计算机体系结构在处理数据的过程中需要多次在内核和应用之间拷贝和访问数据，并伴随对性能影响很大的上下文切换，带来的是极大的性能损耗，甚至引发IO Hung等异常故障。以数据为中心的DPU架构则可以有效改善 CPU 过度参与数据处理的问题，在数据处理的过程中不需要CPU参与，直接将数据送达应用、相关的GPU或者存储设备，能够有效避免性能瓶颈和由于CPU负载过大而引发的异常。以RDMA技术为例，RDMA允许用户态的应用程序直接读取和写入远程内存，无需 CPU介入多次拷贝内存，并可绕过内核直接向网卡写数据，实现了高吞吐量、超低时延和低CPU开销的效果。在存储领域，存储网络一直在追求大带宽高吞吐以充分发挥存储盘和CPU的效率，随着更高速率的SSD的规模应用，特别是近来高速低时延的NVMe技术的出现，存储需要更高速、更高效的网络。RDMA技术因其更低时延更高吞吐、Ethernet技术因其远超FC的更高带宽更低成本，这两个因素使得RDMA和Ethernet技术的结合即RoCE成为存储网络技术的新趋势。

3.算力扩展算力扩展即通过有效避免拥塞消除跨节点的网络通信瓶颈，显著降低分布式应用任务周期中的通信耗时占比，在大规模的集群维度提升计算集群的整体算力。为了提升算力，业界在多条路径上持续演进。随着摩尔定律的放缓，通用CPU已很难继续通过提升单核
单线程的性能和扩展片内多核的方式来大幅提升算力。单核芯片的工艺提升至3nm后，发展放缓；通过叠加多核提升算力，随着核数的增加，单位算力功耗也会显著增长，当128核增至256核时，总算力水平无法线性提升。异构算力互联即为GPU、FPGA、ASIC或其它加速卡与CPU之间的数据连接。在CPU与加速卡之间，以及加速卡之间形成的芯片互联技术被更多的采用，虽然PCle有着非常通用的标准化设计，但带宽有限将会产生瓶颈。以CXL和Gen-Z为代表的等下一代互联技术取得快速发展，DPU作为各种高速互联协议融合的沙盒，最适合成为灵活的高速互联载体，通过采用和扩展"以内存为中心"的互联协议，将带来在单个机箱外部扩展亚微秒级延迟技术的机会，为下一代计算架构创新创造可能性。本文来源“DPU发展分析报告（2022年）”，重要讲述DPU成为迈向“联接+计算”的关键一步，DPU的技术发展综述、DPU的核心技术价值、DPU发展的机遇；下一期将分享DPU发展的关键技术及因素，如RDMA高速网络技术、数据面转发技术、网络可编程技术、开放网络及DPU软件生态等。