会员服务
ISCAS：International Symposium on Circuits and Systems。 Explanation：电路与系统国际研讨会。 Publisher：IEEE。 SIT： http://dblp.uni-trier.de/db/conf/iscas/
SubLock: Sub-Circuit Replacement based Input Dependent Key-based Logic Locking for Robust IP Protection
Arxiv
0+阅读 · 6月27日
Learned Hierarchical B-frame Coding with Adaptive Feature Modulation for YUV 4:2:0 Content
Arxiv
0+阅读 · 2022年12月29日
Efficacy of Satisfiability Based Attacks in the Presence of Circuit Reverse Engineering Errors
Arxiv
0+阅读 · 2021年2月16日
SeqL: Secure Scan-Locking for IP Protection
Arxiv
0+阅读 · 2021年2月16日
ProbLock: Probability-based Logic Locking
Arxiv
0+阅读 · 2021年1月25日
A Unified Model for Gate Level Propagation Analysis
A Unified Model for Gate Level Propagation Analysis
Arxiv
0+阅读 · 2020年12月7日
ISCAS at SemEval-2020 Task 5: Pre-trained Transformers for Counterfactual Statement Modeling
Arxiv
0+阅读 · 2020年9月17日
Efficacy of Satisfiability Based Attacks in the Presence of Circuit Reverse Engineering Errors
Arxiv
0+阅读 · 2020年5月26日
SeqL: Secure Scan-Locking for IP Protection
Arxiv
0+阅读 · 2020年5月26日
Automatic Conversion from Flip-flop to 3-phase Latch-based Designs
Automatic Conversion from Flip-flop to 3-phase Latch-based Designs
Arxiv
0+阅读 · 2019年6月25日
Exploiting Spin-Orbit Torque Devices as Reconfigurable Logic for Circuit Obfuscation
Arxiv
0+阅读 · 2018年2月8日
Synthesis of Low-Power Digital Circuits Derived from Binary Decision Diagrams
Arxiv
0+阅读 · 2002年7月4日
Low Power Oriented CMOS Circuit Optimization Protocol
Arxiv
0+阅读 · 2007年10月25日
Evolutionary Optimization in Code-Based Test Compression
Arxiv
0+阅读 · 2007年10月25日
Statistical Timing Based Optimization using Gate Sizing
Arxiv
0+阅读 · 2007年10月25日
参考链接
父主题
计算机体系结构/并行与分布计算/存储系统
IEEE
微信扫码咨询专知VIP会员
Top