容错处理器网格的高效重构技术

项目名称： 容错处理器网格的高效重构技术

项目编号： No.60970016

项目类型： 面上项目

立项/批准年度： 2010

项目学科： 自动化技术、计算机技术

项目作者： 武继刚

作者单位： 天津工业大学

项目金额： 31万元

中文摘要： 网格连接的多处理器阵列是人们推崇的高性能体系结构之一，它被广泛地应用在大规模并行分布计算、图形图像处理中。随着VLSI技术的高度发展，越来越多的计算单元可集成在单个芯片上，并由此发展而来了当下流行的片上网络系统。这种高密度集成的处理器网络，无论在其制造过程还是在其运行过程中，处理器都不可避免地会出现故障，容错重构机制成为系统不可缺少的可靠性保障技术. 本项目对网格连接的可重构处理器阵列，研究设计高效快速的容错重构算法与选路技术；针对低功耗、高性能等不同应用的要求，生成不同优化目标下的最优或近似最优的高质量逻辑阵列，而不仅仅是现有重构技术所能产生的普通逻辑阵列；充分利用硬件具有并行加速的内在优势，率先引入并行算法设计技术，用于快速生成特别是实时系统所需的逻辑阵列；借鉴相应的阵列重构技术为多核片上网络系统的实时作业提供低温高性能子阵列，在完成作业分派的同时，兼顾提高片上系统的可靠性。

中文关键词： 可重构网格；容错技术；重构算法；片上网络；

英文摘要：

英文关键词： reconfigurable mesh；fault-tolerant；reconfiguration algorithm；network-on-chip；