可动态重构的高可靠嵌入式系统总线研究

项目名称： 可动态重构的高可靠嵌入式系统总线研究

项目编号： No.61170009

项目类型： 面上项目

立项/批准年度： 2012

项目学科： 自动化技术、计算机技术

项目作者： 张伟功

作者单位： 首都师范大学

项目金额： 58万元

中文摘要： 随着SoC技术的广泛应用，高可靠嵌入式系统功能集成化与小型化要求日益迫切。而用于系统内部互连的并行总线尺寸大，高速串行总线不支持多点直接连接，已成为嵌入式系统进一步发展的主要瓶颈之一。同时，由于缺乏有效的容错机制，内部总线也已成为高可靠嵌入式系统中一个主要的单点失效环节。项目组在研究嵌入式系统总线数据传输特征的基础上，提出一种面向嵌入式系统内部模块连接的高速高可靠总线。它支持多节点直接互连，能够实时监测总线通道故障和节点电路故障，通过动态重构实现总线容错。 项目主要从拓扑模型、动态重构方法、故障检测及差错控制等方面建立上述新型总线的基本模型与理论基础。为此，项目首先研究建立总线通道及节点电路的故障集及故障响应模型；然后研究总线故障实时检测方法和总线动态重构算法，设计总线通信协议规范；最后构建基于FPGA的试验验证平台，研究总线性能的综合评价方法，对总线的通信性能、容错能力进行评估。

中文关键词： 嵌入式系统；动态重构；系统总线；容错；UM-BUS

英文摘要：

英文关键词： Embedded System；Dynamic Reconfiguration；System BUS；Fault Tolerance；UM-BUS