大型复杂的多核/众核系统低成本测试及可测试性设计

项目名称： 大型复杂的多核/众核系统低成本测试及可测试性设计

项目编号： No.61373021

项目类型： 面上项目

立项/批准年度： 2013

项目学科： 自动化技术、计算机技术

项目作者： 向东

作者单位： 清华大学

项目金额： 79万元

中文摘要： 系统芯片的高度集成化对可靠性、功耗、面积等有了更加严格的要求。多核/众核系统芯片测试的研究不但要如何降低测试代价，还必须考虑超大规模系统集成时所面临的挑战。这些挑战含：功耗，温度及面积开销等。片上网络（NOC）是系统芯片的一种实现形式。大型复杂的片上多核/众核系统可能含成百上千个内核，并且每一个内核的规模高达千万门以上，及数十万个触发器。本项目拟提出一系列高效率低成本的测试方法及可测试性设计技术。含：考虑热及能耗的SoC的测试调度，基于ATE通道的带宽调度及结构一致性特性的测试调度，NoC互连测试，内核及路由器测试。 内核测试需充分利用结构一致性的特点降低测试代价。内核测试含基于MISR能容忍unknown信号的测试响应压缩。首先采用自测试策略检测互连的故障,基于已有的故障信息测试路由器。基于连线及路由器故障信息测试内核。内核测试的测试数传输可转化为容错组播问题。

中文关键词： NOC测试；路由器测试；内核测试；热驱动测试；基于单播的组播

英文摘要： Increasing density of SoCs makes reliability, power consumption and area become more important. We must provide low-cost techniques for multi-/many core system chip testing,and consider power, temperature and many other challenges.Networks-on-chip are one

英文关键词： NOC testing；router testing；core testing；thermal-aware testing；unicast-based multicast